

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-168493

(43) Date of publication of application: 22.06.1999

(51)Int.CI.

HO4L 12/46

H04L 12/28

H04L 29/00

(21) Application number: 10-264753

(71)Applicant: WHITAKER CORP:THE

18.09.1998 (72)Invento

(72)Inventor: **JOSEPH R REGAN** 

MILLER RICHARD D

(30)Priority

(22) Date of filing:


Priority number: 97 59858 Priority date: 24.09.1997 Priority country: US

# (54) CIRCUIT FOR CHANGING-OVER POWER SOURCE FOR HUB AND ITS METHOD

## (57) Abstract:

PROBLEM TO BE SOLVED: To automatically execute changeover of a power source for a downstream hub port between a bus current mode and a self power source mode without interrupting a hub or without stopping a hub operation.

SOLUTION: Data and a hub power source is supplied to a hub chip 3 to which an upstream universal serial bus(USB) port 2 is connected. A controllable switch 4 is connected between bus power source and self power source signals coming from a downstream USB 2 or a power source 5. A control circuit consisting of a digitally enabled switch 1, a reset circuit 6 and a delay circuit 8 is connected to the controllable switch and the hub chip 3. In the control of the switch 4 and change-over between the self power source mode and a bus power source mode, they are executed together with the resetting of the hub chip 3. A reset function interrupts a bus circuit power source for the hub chip 3 and the power source for a terminating resistor Rx for a specified period, applies the power source again and, then, supplies a delay hub reset signal to the hub chip 3 so as to execute resetting.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-168493

(43)公開日 平成11年(1999)6月22日

(51) Int.Cl.<sup>6</sup>

H04L 12/46

識別記号

FΙ

H04L 11/00

310C

13/00

Т

12/28 29/00

# 審査請求 未請求 請求項の数2 OL (全 18 頁)


(21)出願番号	特願平10-264753	(71)出顧人	392030737
(			ザ ウィタカー コーポレーション
(22)出願日	平成10年(1998) 9月18日		アメリカ合衆国 デラウエア州 19808
			ウィルミントン ニューリンデンヒル ロ
(31)優先権主張番号	60/059858		ード 4550 スイート 450
(32)優先日	1997年 9 月24日	(72)発明者	ジョセフ アール レーガン
(33)優先権主張国	米国 (US)		アメリカ合衆国 ペンシルバニア州
			17113 スティールトン キング ストリ
			ート 902
		(72)発明者	リチャード ディー ミラー
			アメリカ合衆国 ペンシルパニア州
			17601 ランカスター エンパイアー サ
			ークル 1209
		(74)代理人	弁理士 廣瀬 一

### (54) 【発明の名称】 ハプ用電源切替回路及び方法

### (57)【要約】

【目的】 ハブをホストコンピュータから遮断することなく自動的に電源モードの切替を可能にするハブ用電源 切替回路及び切替方法を提供すること。

【構成】 電源5、上流ハブポート2、ハブ制御回路3、所定時間を決定する遅延回路8、電源切替スイッチ4及びリセット回路6を具える。



#### 【特許請求の範囲】

【請求項1】 上流ハブポートと下流ハブポートを有し、自己電源モード及びバス電源モードに構成可能なハブ用電源切替回路において、

1

自己電源信号を有する電源と、

前記ハブに電源供給するパス電源信号及び前記ハブの入力に接続されたデータ信号を有する上流ハブポートと、前記自己電源信号を検知し、前記下流ハブポートへの電源を前記自己電源モード及びパス電源モード間で切替る制御可能なスイッチと、

該スイッチに接続されバス電源入力、自己電源入力、電源モード出力及びハブ回路電源出力を有する制御回路と を具えることを特徴とするハブ用電源切替回路。

【請求項2】 ハブに供給されている電源の変化に応じて前記ハブを自動的にエニュメレートするハブ用電源切替方法において、

バス及び電源から供給される電源の変化を検知すること と、

前記ハブと終端抵抗に供給されるハブ電源信号を所定期 間不能化するリセット信号を発生することと、

前記所定期間後に、Hub /Reset信号を発生して前記ハブ のエニュメレーションプロセスを開始することを有する ことを特徴とするハブ用電源切替方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はハブ装置、特にハブ 用自動電源切替回路及び方法に関する。

[0002]

【従来の技術】コンピュータ業界は、USB(ユニバーサルシリアルバス)標準化の方向にあるので、コンピュ 30 ータにマウス、モデム、キーボードその他の周辺機器又はデバイスを接続する必要性が生じた。これらハブ装置(以下、単にハブという)は、コンピュータのUSBポートからの単一入力及び接続される各種周辺デバイスへの多数の出力接続とを有するように設計されている。また、ハブは、カスケード(縦続)接続して、ハブからの入力ポートがその出力ポートの1つにおいて上流のハブに接続可能にできる。これらハブは、バス電源又は自己電源(セルフパワー)であっても良い。バス電源ハブは、ホストコンピュータ又は上流ハブのいずれかから供 40 給される。自己電源ハブは、専用電源を有し、電力をその出力ポート及びこれら出力ポートに接続されている下流デバイスに電力を供給する。

【0003】1996年(平成8年)1月15日付けのUniversal Serial Bus Specification Revision 1.0 (ユニバーサル シリアスバス仕様書第1.0版) に説明されているUSB標準又は規格によるとハブを介してホストコンピュータにデバイスをダイナミック接続することが可能である。ハブがホストコンピュータに接続されると、このホストコンピュータは、そのデスクリプタ情報を読取

り、エニュメレーションと称されるプロセスを介してハブを構成する。このハブのデスクリプタ情報は、それが自己電源かバス電源モードかにより変化する。エニュメレーションプロセスは、上述したUSB仕様書の第9. 1.2章で詳細に説明されている。このエニュメレーションは、ハブをホストコンピュータから一時的に切り離し、その後に再接続することにより始められる。

[0004]

【発明が解決しようとする課題】上述した従来技術の問 10 題点は、電源モードを切替る為に、ユーザはハブをホストコンピュータから切離し、ハブの少なくとも1個のスイッチ又はジャンパを切替て電源モードを表示し、次にエニュメレーションプロセスを始める為に、ハブを再接続し、変更されたデスクリプタ情報を送って電源モードを指示する必要があることである。

【0005】従って、本発明の目的は、ハブを遮断することなく又はハブの動作を停止することなくバス電源及び自己電源モード間で自動的に切替できる回路及び方法を提供することである。

20 [0006]

【課題を解決するための手段】本発明のハブ用電源切替回路は、上流ハブポートと下流ハブポートとを有し、自己電源モード及びバス電源モードに構成可能なものであって、自己電源信号を有する電源と、ハブに電源供給するバス電源信号及びハブの入力に接続されたデータ信号を有する上流ハブポートと、自己電源信号を検知して下流ハブポートへの電源を自己電源モード及びバス電源モード間で切替る制御可能なスイッチと、このスイッチに接続されバス電源入力、自己電源入力、電源モード出力及びハブ回路電源出力を有する制御回路とを具えることを特徴とする。

【0007】また、本発明のハブ用電源切替方法は、ハブに供給されている電源の変化に応じてハブを自動的にエニュメレートするものであって、バス及び電源から供給される電源の変化を検知することと、ハブと終端抵抗に供給されるハブ電源信号を所定期間不能化するリセット信号を発生することと、この所定期間後にHub/Reset(本明細書では/は、それに続く文字上のバーを意味する)信号を発生してハブのエニュメレーションプロセスを開始することとを有することを特徴とする。

[0008]

50

【発明の実施の形態】以下、本発明のハブ用電源切替回 路及び方法の好適実施形態を添付図を参照して詳細に説 明する。

【0009】先ず、図!を参照して本発明のハブ用電源 切替回路の概要をブロック図で説明する。この回路の主コンポーネントはハブチップ3であり、この特定例にあってはUSB用ポートハブである(米国テキサスインストルメント社製の部品番号第TUSB2040)。このTUSB2040は、CMOS(相補)MOS)製であ

4

って、上述したUSB仕様書バージョン1.0に準拠して4個の下流ポートまで提供可能である。これは、バス電源及び自己電源の2個の電源モードをサポートする。バス電源モードでは、ハブチップ3と下流のポートとは、同じ電源を共用する。電源の切替及び過電流状態の検出には外部デバイスが必要である。上流USBポート2は、ハブチップ3に接続され、ハブチップ3にデータとハブ電源を供給する。

【0010】電源5は、内部又は外部に配置され、ハブ チップ3にも接続されて自己電源モードで下流ポートに 電力供給が可能である。制御可能なスイッチ4が下流U SBポート2又は電源5から来るバス電源及び自己電源信 号間に接続されている。デジタル的にイネーブルされる スイッチ1、リセット回路6及び遅延回路8より成る制御 回路が制御可能なスイッチ及びハブチップ3に接続さ れ、スイッチ4の制御と自己電源及びバス電源モード間 の切替があるときハブチップ3のリセットとの両方を行 う。リセット機能は、先ずハブチップ3へのバス回路電 源及び終端抵抗Rxへの電源を特定期間遮断し、電源を 再度印加し、次にこの期間後にハブチップ3に遅延ハブ リセット信号を供給することにより実行する。これによ り、ハブ回路チップ3と、上流のUSBハブポート2に接 続されたホストコンピュータ間でエニュメレーションプ ロセスを開始する。

【0011】次に、図1のブロックダイヤグラムを詳細に説明する。上流ハブポート2は、バス電源信号(V+)、2つのデータ信号(data、/data)を通過させ、更に接地接続(GND)を有する。このバス電源信号(V+)は、制御可能なスイッチ4のバス電源ポートに供給される。このスイッチ4は、通常この信号を下流に通過させるように構成している。このバス電源信号(V+)は、デジタル的にイネーブルされたスイッチ1の入力にも供給される。最後に、バス電源信号(V+)は電源5のPS Enableポートに印加される。上流ハブポート2のデータ信号は、終端抵抗Rxとハブチップ3のデータポートに印加される。上流ハブポート2の/data信号は、ハブチップ3の/dataポートに接続される。

【0012】電源5は、制御可能なスイッチ4の自己電源ポートに接続された出力を有する。また、その出力信号もハブチップ3の自己電源モード入力及びリセット回路6の入力に接続される。リセット回路6は、そのReset Pulse出力にリセットパルスを発生することができる。このReset Pulse出力は、デジタル的にイネーブルされるスイッチ1の/Reg. Enableポートに接続される。このデジタル的にイネーブルされるスイッチ1の出力信号は、遅延回路8、ハブチップ3のHub Ckt. Power入力及びハブチップ3のDataポートに接続された終端抵抗Rxに接続される。遅延回路8は、その入力に現れる信号に遅延を生じさせるRC回路から成る。

【0013】図1に示すシステムの動作を以下に、図1及び図2を参照して説明する。図2は、すべての電源がオフから始り、バス電源及び自己電源モードの4つの可能な変化を示すタイミング図を示す。先ず、ハブがホストコンピュータから切断され且つ電源5が接続されていない時点(to)で、自己電源及びバス電源信号レベルは両方とも0である。この状態では、全ての回路に電源が得られないので、すべての信号レベルもまた0である。上流ハブボート2をホストコンピュータに接続すると、バ10 ス電源V+を上流ハブボート2に印加する(時刻t1)。制御可能なスイッチ4は、ノーマル(通常)状態であり、電源はスイッチを通って、1個又はいくつかの下流ハブボートに接続されたポート電源出力に印加する。

【0014】リセット回路6は、ロジック1のReset Puls e出力に状態を変え、よって/Reg. Enable信号を高(ハ イ) に移行させる(時刻 t 2)。遅延の後/Reg. Enable 信号は低(ロー)となり(時制 t 1)、デジタル的にイ ネーブルされたスイッチ!がイネーブルされる。このデ 20 ジタル的にイネーブルされたスイッチ1は、/Reg. Enabl e入力が低(ロー)になっているときのみイネーブル状 態の出力を有する。このイネーブル状態では、バス電源 をその入力から出力に通過させてHub Ckt. Power信号を 高(ハイ)とし、遅延回路8を開始する。また、バス電 源は、デジタル的にイネーブルされたスイッチ出力から 終端抵抗Rxに印加され、ハブが接続されていることを ホストコンピュータに認識させる。これは、ホストコン ピュータとハブチップ3との間のエニュメレーションを 開始する為の前提要件である。終端抵抗器Rxへの電源 30 の印加は、ハブをホストコンピュータに付けたのと同じ 効果を有する。その理由は、ホストコンピュータは、デ ータラインに印加されている電源を検知するからであ る。遅延時間の後(t2-t1)、遅延回路8の出力は、高 (ハイ)となり、Hub/Resetポート状態を変更させる。 これによりホストコンピュータをトリガーしてエニュメ レーションを開始する。

【0015】上流ハブポート2がホストコンピュータに接続されているとき、電源5が付勢されると(時刻 t 4)、電源5からの出力は制御可能なスイッチ4を作動し、自己電源モード信号を高(ハイ)にする。このスイッチ動作は、図2中に時刻 t 4でPort Power信号の遮断で示される。このスイッチ動作の後、制御可能なスイッチ4のPort Power出力は、電源5の出力により自己電源入力を介して供給される。

【0016】この電源出力は、電源リセット回路6にも供給され、再度エニュメレーションプロセスを開始する。電源リセット回路6への入力が高(ハイ)のとき、電源リセット回路6は、時刻t4にリセットパルスを発生し、デジタル的にイネーブルされるスイッチ1の/Reg. E 50 nableポートに印加される。これは、デジタル的にイネ

ーブルされるスイッチIの出力を低(ロー)とし、電源をRxから除去してハブがホストコンピュータから切離されたかの如く見えるようにする。Hub Ckt. Power信号は、デジタル的にイネーブルされるスイッチIに印加されていたリセットパルスの幅だけ遮断される。このリセットパルスは、時間(t4-t5)の期間中継続し、その後、ロジック0又は低(ロー)状態に戻る。これにより、デジタル的にイネーブルされるスイッチIの出力を高(ハイ)とし、遅延回路8を開始する。入力に信号を印加してから遅延時間(t5-t6)後に、遅延回路出力は高(ハイ)となり、Hub/Reset信号を高(ハイ)とする(時刻t6)。Hub/Reset信号が高(ハイ)となると、エニュメレーションプロセスがホストコンピュータとハブチップ3間で開始する。

【0017】上流ハブポート2がホストコンピュータに 接続されたままで、電源5が減勢されると(時刻 t 7)、 制御可能なスイッチ4は減勢され、ポート電源はバス電 源に切替られる。この電源リセット回路6は、時刻 t 7に 電源出力が除去されたとことを検知し、デジタル的にイ ネーブルされるスイッチ1の/Reg. Enableポートに入力 される。リセットパルス (17-18) を発生する。このHub Ckt. Power信号は/Reg. Enable信号のリセットパルスの 幅だけ低(ロー)となる。同時に、Rxへの電源は遮断 され、ハブがホストコンピュータから切り離されたかの 如く見えるようにする。リセットパルスが終った後(t 8) 、デジタル的にイネーブルされるスイッチ1の出力は オンとなり、電力をRxに供給し、ホストコンピュータ に対してハブが再度接続されたかの如く見えるようにす る。これと同時に(t8),電力が遅延回路8に供給さ れ、遅延信号がハブチップ3のHub /Resetポートに印加 される。これにより、ホストコンピュータとハブチップ 3間で時刻 t 9にエニュメレーションプロセスを開始す る。

【0018】電源出力は、上流ハブポート2がホストコンピュータから遮断された時、上流ハブポート2から電源5のPS Enableポートに来るバス電源信号によりイネーブルされるので、ハブチップ3への全ての電力は除去される。上流ハブポート2のV+から来る電力はなく、電源5は付勢されてもイネーブルされていないので、制御可能なスイッチ4は通常状態にとどまり、下流ポートに電力が供給されるのを阻止する。

【0019】図1のブロックダイヤグラムに示すハブ用電源切替回路の一実施例乃至具体例を図3に示す。尚、図中の全てのコンポーネントには、例えばR22の如くローマ字の後に数字が付されている。従って、以下の説明では、図3に図示するローマ字に数字が付されたコンポーネントで説明し、数字のみのコンポーネントは図1のブロックダイヤグラムに示されるものである。上流ハブポート2は、図3C中にJ5として示され、図3AにU1で示すハブチップ3に接続されている。電源5は、

図3DにJ6で示す。この電源J6は、従来のアンレギュレートのDC電源である。それは、高電流低ドループアウトレギュレータU10に接続されている。この特定レギュレータは、ミクレル (Micrel) 社の部品番号MIC2 9301として市販されている。このレギュレータは、ロジックレベルオン/オフコントロール (ピン1) とエラーフラグ (ピン5) を特長とし、エラーフラグは出力がレギュレーションを外れると信号を発生する。このフラグ状態には、低入力電圧 (ドロップアウト)、出力電流制 10 限、温度異常上昇及び入力の異常高電圧スパイクを含んでいる。ここで示す如く、PSインネーブル信号がピン1から出力され、上流ハブポートパス電源信号に接続され、上流ハブポートJ5のピン1に5Vとして示される。

6

【0020】レギュレータU10の出力(ピン4)は通 常閉状態のリレーK1のコイル(ピン2)に供給され る。これは図1のブロックダイヤグラムの制御可能なス イッチ4に対応する。また、この出力は、ハブチップ3 の自己電源モードポートにも供給される。これは、ハブ 20 チップU1のピン10に供給される/BUSPWRとして図示 されている。デジタル的にイネーブルされるスイッチ1 は、この図3B中ではU14として図示され、上流ハブ ポートJ5の5Vピン1に接続される。更に、/Reg. En able信号は、U14のイネーブルポート(ピン2)に接 続され、電源レギュレータU10のピン5から反転フラ グ出力の供給される。デジタル的にイネーブルされるス イッチ1の出力は、U14のPC(ピン8)として示さ れ、U1の/Resetのピン25に供給する遅延回路に接続 される。終端抵抗Rxは図中R33として表示され、一 30 端が上流ハブポート J 5 のDATA+ピンに接続される。こ の終端抵抗Rxの他端は、U1のVcc1, Vcc2と 表示されたハブチップ3のHub Ckt Power及びU14中 OUT1、OUT2と表示されているデジタル的にイネ ーブルされるスイッチ1に接続されている。図3では、 この接続は、3.3 Vノードを介して行われていること に注目されたい。

【0021】入力過渡抑圧(トランジェントサプレッショシ)は、上流ポートJ5に接続されているU7により行われ、出力過渡抑圧はU8及びU9により行われる。最後に、局部発振器を有する相補回路がU1のXTAL1及びXTAL2ポートに接続され、ハブチップU1のタイミングを制御する。J1乃至J4で示す複数の下流ポートがハブチップU1からDP1-4及びDM1-4に接続されて示される。

【0022】次に、図1のシステムと同様機能を有する本発明のハブ用電源切替回路の他の実施例を図4に示す。この図は、図3のものと類似するが、J6により供給される自己電源信号で使用される簡易レギュレータU11を使用する点で相違する。このレギュレータU11
50 は図3の第1実施例のレギュレータU10に示されたイ

8

7

ネーブル及びフラグ出力を有しない。このレギュレータU11は、異なるリセット回路6を必要とし、図1のシステムと同様の機能を果たす。このリセット回路6は、1対のシングルショットレギュレータU10を含み、デジタル的に制御可能なスイッチU14への/Reg. Enable入力にリセットパルスを発生する。これらレギュレータは、米国シグネチック社が製造する部品番号74HC221の如き種々の市販のレギュレータから選択可能である。これらレギュレータU10の1つは、電源5がオンとされたとき/Reg. Enableにパルスを発生する。他方はこの電源5がオフとされたとき、パルスを発生する。このリセットは、図3のリセットと実質的に同じである。

【0023】以上、本発明のハブ用電源切替回路の好適 実施例を詳述したが、本発明は単に斯る実施例のみに限 定されるものではないことに留意されたい。特定用途に 応じて種々の変形変更が可能であること勿論である。

#### [0024]

【発明の効果】上述の説明から理解される如く、本発明のハブ用電源切替回路によると、ハブとホストコンピュータとの間の接続を切断又は遮断することなく、自己電源モードとバス電源モード間で自動的に切替可能である

という実用上の顕著な効果を有する。

#### 【図面の簡単な説明】

【図1】本発明によるハブ用電源切替回路を含むハブ制 御回路のブロック図である。

【図2】図1のハブ制御回路の各部の動作を示すタイミングチャートである。

【図3】図1のブロック図と図3A-図3J間の関係を示す配置図であり、図3A-図3Jは図1の各ブロックの詳細構成図である。


10 【図4】図1のハブ制御回路の他の実施例を示す図3A -図3Jと同様の詳細構成図である。

#### 【符号の説明】


- 1 (デジタル的にイネーブルされる) スイッチ
- 2 上流ハブポート
- 3 制御回路(コントローラ)
- 4 制御可能なスイッチ
- 5 電源
- 6 リセット回路
- 8 遅延回路
- 20 Rx 終端抵抗


Hub Reset ハブリセット

### 【図1】














【図3B】




[図3C]








【図3F】









4











【図31】









<0C1

【図4A】 **△** 5v ₹**R44** 28 SUSPEND GND1
25 RESET
0P0
38 GND2
16 VCC1
10 BUSPWR
32 OSCOFF
11 GANGED
27 OVRCURR3
46 OVRCURR3 UI C18 0P1 6 OM 1 OM 7 DP2 13 DP2 14 DM2 18 DP3 19 DM4 24 24 XTAL 2 35 XTAL 1 47 PWRON1 44 PWRON3 29 RI R2 R36 R41 R43 R44 <0C4 -----<0C3






[図4C]




[図4D]






[図4E]




[図4F]






【図4G】




【図4H】






【図41】



【図4J】



### 【手続補正書】

【提出日】平成10年12月24日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図1】本発明によるハブ用電源切替回路を含むハブ制御回路のブロック図である。

【図2】図1のハブ制御回路の各部の動作を示すタイミングチャートである。

【図3】図1のブロック図と、その各部の具体的回路を示す図3A乃至図3J間の関係を示す配置図である。

【図3A】図1のハブチップ及びその周辺回路を示す図である。

【図3B】図1のデジタル的にイネーブルされるスイッチを示す図である。

【図3C】図1の上流ハブポート周辺の回路図である。





【図3D】図1のハブ用電源切替回路の電源部を示す図 である。

【図3E】図1のハブ用電源切替回路のインジケータ部 の回路図である。

【図3F】図3Aのハブチップに接続される水晶振動子 (X1)を含む回路図である。

【図3G】図1の下流ポートを含む部分の回路図であ

【図3H】図1の下流ポートを含む部分の回路図であ

【図31】図1の下流ポートを含む部分の回路図であ

【図3 J】図1の下流ポートを含む部分の回路図であ る。

【図4】図1のブロック図と、その各部の具体的回路の 変形例を示す図4A乃至図4J間の関係を示す配置図で ある。

【図4A】図3Aの変形例を示す図である。

【図4B】図3Cの変形例を示す図である。

【図4C】図3Bの変形例を示す図である。

【図4D】シングルショットレギュレータを含みリセッ トパルスを発生する回路の回路図である。

【図4E】図3Dの変形例を示す図である。

【図4F】図3Fの変形例を示す図である。

【図4G】図3Gの変形例を示す図である。

【図4H】図3Hの変形例を示す図である。

【図41】図31の変形例を示す図である。

【図4 】】図3 」の変形例を示す図である。

【符号の説明】

(デジタル的にイネーブルされる) スイッチ

2 上流ハブポート

制御回路 (コントローラ)

4 制御可能なスイッチ

5 電源

6 リセット回路

8 遅延回路

Rх 終端抵抗

Hub Reset ハブリセット

【手続補正2】


【補正対象書類名】図面

【補正対象項目名】図3

【補正方法】追加

【補正内容】

【図3】



(18)



【補正対象項目名】図4 【補正方法】追加

